(translation of the front page of the priority document of Japanese Patent Application No. 2000-193376)

PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application: June 27, 2000

Application Number: Patent Application 2000-193376

Applicant(s) : Canon Kabushiki Kaisha

July 19, 2001 Commissioner,

Patent Office

Kouzo OIKAWA

Certification Number 2001-3064518

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2000年 6月27日

出 願 番 号 Application Number:

特願2000-193376

出 願 Applicant(s):

キヤノン株式会社

OCT 1 6 2001 &

CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 7月19日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

4237037

【提出日】

平成12年 6月27日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 1/00

【発明の名称】

画像処理装置及びその処理方法

【請求項の数】

18

【発明者】

【住所又は居所】

東京都大田区下丸子3丁目30番2号 キヤノン株式会

社内

【氏名】

英 貢

【特許出願人】

【識別番号】

000001007

【氏名又は名称】

キヤノン株式会社

【代理人】

【識別番号】

100090273

【弁理士】

【氏名又は名称】

國分 孝悦

【電話番号】

03-3590-8901

【手数料の表示】

【予納台帳番号】

035493

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9705348

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 画像処理装置及びその処理方法

【特許請求の範囲】

【請求項1】 一次元状に配列された複数の画素を有する第1の画素列と、前記第1の画素列に対して主走査方向に所定の幅ずらして配置された一次元状に配列された複数の画素を有する第2の画素列とを含み、前記第1の画素列からの信号と前記第2の画素列からの信号を同一の出力部より出力する撮像手段と、

前記第2の画素列からの信号を読み出して前記出力部から連続的に出力する第 1のモードと、前記第1の画素列からの信号を読み出して前記出力部から連続的 に出力する第2のモードとを有する駆動手段と

を有することを特徴とする画像処理装置。

【請求項2】 前記駆動手段は、前記第1のモードと第2のモードとを交互 に繰り返すことを特徴とする請求項1記載の画像処理装置。

【請求項3】 前記駆動手段は、前記第1のモードと前記第2のモードを繰り返す動作と、前記第1のモード又は前記第2のモードのいずれかのモードを連続的に行う動作とを有することを特徴とする請求項1記載の画像処理装置。

【請求項4】 一次元状に配列された複数の画素を有する第1の画素列と、前記第1の画素列に対して主走査方向に所定の幅ずらして配置された一次元状に配列された複数の画素を有する第2の画素列とを含み、前記第1の画素列からの信号と前記第2の画素列からの信号を同一の出力部より出力する撮像手段と、

前記第1の画素列と前記第2の画素列のいずれかの画素列の信号を前記出力部から出力するとともに、他方の画素列の信号を前記出力部でリセットする駆動手段と

を有することを特徴とする画像処理装置。

【請求項5】 さらに、原稿を照射又は透過させるための光源と、 前記原稿の反射光を走査しながら前記撮像手段に結像する結像手段と を有することを特徴とする請求項1~4のいずれかに記載の画像処理装置。

【請求項6】 さらに、前記撮像手段により出力される信号のアナログゲイン ンを調整するアナログゲイン調整手段と、

前記アナログゲイン調整手段により調整された信号をデジタル化するアナログ /デジタルコンバータと

を有することを特徴とする請求項5記載の画像処理装置。

【請求項7】 さらに、前記デジタル化された信号に対してシェーディング 補正を行うシェーディング補正手段を有することを特徴とする請求項6記載の画 像処理装置。

【請求項8】 一次元状に配列された複数の画素を有する第1の画素列と、 前記第1の画素列に対して主走査方向に所定の幅ずらして配置された一次元状 に配列された複数の画素を有する第2の画素列と、

少なくとも3つのパルスによって、前記第1の画素列及び前記第2の画素列からの信号を転送することが可能な転送手段とを有することを特徴とする画像処理装置。

【請求項9】 前記転送手段は、少なくとも3つの位相の異なるパルスによって前記信号を転送することを特徴とする請求項8記載の画像処理装置。

【請求項10】 前記転送手段は、隣接する画素からの信号を加算することを特徴とする請求項8又は9記載の画像処理装置。

【請求項11】 前記転送手段は、2つの位相の異なるパルスによって、前記第1の画素列又は前記第2の画素列からの信号を加算せずに出力することを特徴とする請求項8~11のいずれかに記載の画像処理装置。

【請求項12】 前記転送手段は、少なくとも3つの位相の異なるパルスによって、隣接する画素からの信号を加算して出力し、2つの位相の異なるパルスによって、前記第1の画素列又は前記第2の画素列からの信号を加算せずに出力することを特徴とする請求項8記載の画像処理装置。

【請求項13】 さらに、原稿を照射又は透過させるための光源と、 前記原稿の反射光を走査しながら前記撮像手段に結像する結像手段と を有することを特徴とする請求項8~12のいずれかに記載の画像処理装置。

【請求項14】 さらに、前記撮像手段により出力される信号のアナログゲイン 調整手段と、

前記アナログゲイン調整手段により調整された信号をデジタル化するアナログ

ノデジタルコンバータと

を有することを特徴とする請求項13記載の画像処理装置。

【請求項15】 さらに、前記デジタル化された信号に対してシェーディング補正を行うシェーディング補正手段を有することを特徴とする請求項14記載の画像処理装置。

【請求項16】 一次元状に配列された複数の画素を有する第1の画素列と、前記第1の画素列に対して主走査方向に所定の幅ずらして配置された一次元状に配列された複数の画素を有する第2の画素列と、前記第1の画素列からの信号と前記第2の画素列からの信号を同一の出力部より出力する出力手段とを有する画像処理装置の処理方法であって、

前記第2の画素列からの信号を読み出して前記出力部から連続的に出力、又は 前記第1の画素列からの信号を読み出して前記出力部から連続的に出力するステ ップを有することを特徴とする画像処理装置の処理方法。

【請求項17】 一次元状に配列された複数の画素を有する第1の画素列と、前記第1の画素列に対して主走査方向に所定の幅ずらして配置された一次元状に配列された複数の画素を有する第2の画素列と、前記第1の画素列からの信号と前記第2の画素列からの信号を同一の出力部より出力する出力手段とを有する画像処理装置の処理方法であって、

前記第1の画素列と前記第2の画素列のいずれかの画素列の信号を前記出力部から出力するとともに、他方の画素列の信号を前記出力部でリセットするステップを有することを特徴とする画像処理装置の処理方法。

【請求項18】 一次元状に配列された複数の画素を有する第1の画素列と、前記第1の画素列に対して主走査方向に所定の幅ずらして配置された一次元状に配列された複数の画素を有する第2の画素列とを有する画像処理装置の処理方法であって、

少なくとも3つのパルスによって、前記第1の画素列及び前記第2の画素列からの信号を転送するステップを有することを特徴とする画像処理装置の処理方法

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、画像信号を読み出して出力する画像処理装置及びその処理方法に関する。

[0002]

【従来の技術】

従来からラインイメージセンサ(以下、CCDという)で原稿を主走査方向に 走査させつつ、前記CCDあるいは原稿を相対的に副走査方向(前記CCDの画 素列と直交する方向)に走査させることで2次元の画像情報を得る画像読取装置 が知られている。特に、前記CCDの画素数を増加させ画素列を千鳥状に配置す ることで、画像読み取り解像度を高める手段も紹介されている(特開昭57-1 41178号公報、特公昭59-6666号公報等参照)。

[0003]

ここで、上記千鳥状に配置されたCCDを使用した標準的な画像読取装置、及び動作を図14~図20に従って説明する。図14(a)、(b)はフラットベッド型スキャナと呼ばれるもので特に反射原稿を読み取る際の構成例を簡単に示したものであり、図14(a)は上面図、図14(b)は側面図である。Dは原稿台ガラス100上に置かれた読取原稿で、これを光源101によって照射した反射光をミラー102、103、104によって折り返し、レンズ105によってCCD106に結像する。光源101およびミラー102、103、104、レンズ105,CCD106を固定載置した読み取りユニット107を原稿台ガラス100に平行に同図中左から右に走査(副走査)することにより原稿D全体を読み取り、CCD106から1ページ分の画像信号を得る。CCD106を載置したCCDボード113と画像読取装置に固定されたメインボード112はケーブル111によって接続されている。同図(a)に示すように上から下に向かう方向が主走査方向、右から左に向かう方向が副走査方向となる。外部光からの影響を避けるべく、外装力バー109、原稿抑え110によって遮光されている

[0004]

図15は、画像読取装置の動作制御を行なうための回路ブロック図例である。 CCD106によって光電変換された電気信号はCDS (相関2重サンプリング 回路) などのサンプル/ホールド回路 (S/H回路) によってサンプリングする 回路を含むアナログゲイン調整回路201によってゲイン調整された後、A/D コンバータ202によってデジタル化される。204は光学系の配光特性の記憶 用のシェーディングRAM (ランダムアクセスメモリ) である。205は画像データ処理制御回路であり、シェーディング補正係数を記憶したシェーディングRAM204を制御する回路と、画像データの拡大、縮小を制御する回路、つまり 画像データの読み出し、書き込みを行なうためのオフセットRAM240の制御 回路で構成される。シェーディング補正は画像読み取りに先立って主走査白色基準板108を読み取って得られるシェーディングデータにより主走査のシェーディングを補正する補正データが記憶されたシェーディングRAM204により行なわれる。また、オフセットRAM240には、R色G色B色のラインオフセットを補正するだけでなく、読み取られた画像データについて、変倍(縮小・拡大)時にはそのデータから、間引き処理、補間処理を施して読み出すことになる。

[0005]

206は画像信号を2値化する2値化回路である。207はインターフェース 回路で、パーソナルコンピュータ等のホスト装置になる外部装置250との間で コントロール信号の受容や画像信号の出力を行なうものである。

[0006]

208はマイクロコンピュータ形態のCPU(中央演算処理装置)で、制御プログラムを格納したROM208Aと、作業用のRAM208Bとを有し、ROM208Aに格納した制御プログラムに従って各部の制御を行なうものである。 209はタイミング信号発生回路で、CPU208の設定に応じて水晶発振器210の出力を分周して動作の基準となる各種タイミング信号を発生するものである。

[0007]

図16は、光電変換素子(画素)列を1色あたり2列配置し、かつ千鳥状に1/2画素(以下、1/2Pという)ずつずらした千鳥画素配列カラーCCDの構

成例を示す。また、図17はRGBのうちの1色におけるフォトダイオードとシフトレジスタ及び第1の転送クロック(φ1)、第2の転送クロック(φ2)の関係を示した図である。図16において、R色の感光部は千鳥状に1/2Pずつずれた画素列をnライン分の距離をおいて配置されたフォトダイオード5、フォトダイオード6によって構成され、それぞれの画素列の画像データはシフトパルスSH-rによってシフトゲート5、シフトゲート6を通じてシフトレジスタ5、シフトレジスタ6に転送される。シフトレジスタ5、シフトレジスタ6に転送された画像データは第1の転送クロック、第2の転送クロックによって順次転送された画像データは第1の転送クロック、第2の転送クロックによって順次転送され、出力バッファに入力される時には、フォトダイオード5、フォトダイオード6の画像データを画素順で交互に順次転送されることになり、リセットクロックRSごとにCCD出力OS-rから出力される。

[0008]

図17に示したようにG色、B色についても同様にCCD出力OS-g,OS-bは第1の転送クロック、第2の転送クロックによって転送された画像データをリセットパルスRSごとに出力される。その結果、ある時間におけるCCD出力OS-r,OS-g,OS-bはNライン分ずれた画像データが出力されることになる。

[0009]

図18(a),(b)は例えば1/2Pで千鳥状に配置された画素列の距離が2ライン分とした場合の信号出力順と配置例を示す。図18(a)において1画素サイズがa×aであることを意味しており、奇数画素列(S2n+1)と偶数画素列(S2n)とが2ライン分の距離を有し、CCD出力としては順次奇数画素、偶数画素が出力されることになる。図14(a)では折り返し歪が改善されるものの、奇数/偶数画素列が読み取る画像情報が画素サイズとして約a/2ずつ重なっているため、空間的に2倍の画素数をもって千鳥配列にすることでも、2倍の空間周波数が得られるわけではない(特開平7-273941号公報参照)。

[0010]

これを改善する手段として、図14(b)に示す1画素サイズがb×aである

[0011]

図19に、前記CCD106とアナログ処理回路201の駆動タイミング例を示す。同図はφ1、φ2, RSのCCD駆動タイミングにおけるCCD出力OS-r, OS-g, OS-bとその画像信号を処理するためのアナログ処理回路201内のS/Hパルス信号及びA/Dコンバータ202への入力信号タイミングを示している。

[0012]

また、図20では、図19の波形にて転送クロックφ1、φ2とリセットパルスRSのタイミングに関するCCD内の動作を説明する。転送電極を駆動するφ1、φ2によって転送される画像データは、フローティングキャパシタに転送され、電圧信号に変換された結果が信号出力OSに出力される。タイミングTc1時の奇数画素列シフトレジスタにおけるポテンシャルウェルでは、転送される画像データS2n+1,S2n+3,・・が順に転送される。リセットパルスによってリセットゲートをONされた状態なので、フローティングキャパシタには画像データがない状態である。タイミングTc2時の奇数画素列シフトレジスタにおけるポテンシャルウェルでは、フローティングキャパシタに画像データS2n+1が転送され、タイミングTc3時はリセットパルスによりリセットゲートがONし、フローティングキャパシタ内の画像データS2n+1がリセットがートがONし、フローティングキャパシタ内の画像データS2n+1がリセットされたときのポテンシャルウエル図を示した。奇数画素列及び偶数画素列の各シフトレジスタから交互にフローティングキャパシタに画像データを転送し、リセットパルスによって信号出力OSからデータを更新する構成となっている、

[0013]

【発明が解決しようとする課題】

従来例で説明した画像読取装置の構成で、図19の駆動方法で動作させるには、シフトゲートをOFFしているタイミングが1ラインあたりの蓄積時間に相当する区間内で奇数画素列及び偶数画素列の画素をすべて転送し終わるだけの転送

速度が要求される。従って、CCDの1ラインあたりの最大読み取り速度は φ 1 、 φ 2 の最大動作周波数とフォトダイオードの個数で通常決定されることになり 、高解像度化に伴って非常に長い蓄積時間が必要になる。

[0014]

しかし、図15で説明したシェーディングRAM204あるいはオフセットR AM240が高解像度であるがゆえに大メモリ容量が必要とされ、高速なSRA Mでは非常に高価となってしまうため安価であるが低速なDRAMを使用せざる を得ない状況でもあり、A/Dコンバータ202の最大周波数にも制限が発生す るためССD出力としての時間制限が発生する。その場合、基本解像度の1/2 以下の低解像度時(図16にて奇数あるいは偶数画素列のみ読み出す)には基本 解像度と同じ蓄積時間で読み出すためには、 φ 1 、 φ 2 の最大動作周波数を 2 倍 として、アナログ処理回路201にて奇数あるいは偶数画像データを選択的に読 み出す(特開平8-9143号公報参照)手段が考えられる。その場合のタイミ ング例を図21に示す。同図では図19に対し、2倍の転送速度でCCDの画像 データを読み出し、アナログ処理回路201のS/Hを間欠に読み出すことで、 偶数画素列の情報を読み出させているがCCD出力区間が非常に狭くなるため、 画像データのリニアリティを確保することが非常に困難になる。従って、従来の 千鳥画素配列のCCDを使用した画像読取装置の構成及び駆動方法では、CCD の高解像度化によって高解像度時と低解像度時の蓄積時間のバランスと低解像度 時の髙速読み取りとを両立させることが困難であった。

[0015]

本発明の目的は、高解像度時と低解像度時の蓄積時間のバランスと低解像度時の高速読み取りとを両立させることができる画像処理装置及びその処理方法を提供することである。

[0016]

【課題を解決するための手段】

本発明の一観点によれば、一次元状に配列された複数の画素を有する第1の画素列と、前記第1の画素列に対して主走査方向に所定の幅ずらして配置された一次元状に配列された複数の画素を有する第2の画素列とを含み、前記第1の画素

列からの信号と前記第2の画素列からの信号を同一の出力部より出力する撮像手段と、前記第2の画素列からの信号を読み出して前記出力部から連続的に出力する第1のモードと、前記第1の画素列からの信号を読み出して前記出力部から連続的に出力する第2のモードとを有する駆動手段とを有することを特徴とする画像処理装置が提供される。

[0017]

本発明の他の観点によれば、一次元状に配列された複数の画素を有する第1の画素列と、前記第1の画素列に対して主走査方向に所定の幅ずらして配置された一次元状に配列された複数の画素を有する第2の画素列とを含み、前記第1の画素列からの信号と前記第2の画素列からの信号を同一の出力部より出力する撮像手段と、前記第1の画素列と前記第2の画素列のいずれかの画素列の信号を前記出力部から出力するとともに、他方の画素列の信号を前記出力部でリセットする駆動手段とを有することを特徴とする画像処理装置が提供される。

[0018]

本発明のさらに他の観点によれば、一次元状に配列された複数の画素を有する第1の画素列と、前記第1の画素列に対して主走査方向に所定の幅ずらして配置された一次元状に配列された複数の画素を有する第2の画素列と、少なくとも3つのパルスによって、前記第1の画素列及び前記第2の画素列からの信号を転送することが可能な転送手段とを有することを特徴とする画像処理装置が提供される。

[0019]

本発明のさらに他の観点によれば、一次元状に配列された複数の画素を有する第1の画素列と、前記第1の画素列に対して主走査方向に所定の幅ずらして配置された一次元状に配列された複数の画素を有する第2の画素列と、前記第1の画素列からの信号と前記第2の画素列からの信号を同一の出力部より出力する出力手段とを有する画像処理装置の処理方法であって、前記第2の画素列からの信号を読み出して前記出力部から連続的に出力、又は前記第1の画素列からの信号を読み出して前記出力部から連続的に出力するステップを有することを特徴とする画像処理装置の処理方法が提供される。

[0020]

本発明のさらに他の観点によれば、一次元状に配列された複数の画素を有する第1の画素列と、前記第1の画素列に対して主走査方向に所定の幅ずらして配置された一次元状に配列された複数の画素を有する第2の画素列と、前記第1の画素列からの信号と前記第2の画素列からの信号を同一の出力部より出力する出力手段とを有する画像処理装置の処理方法であって、前記第1の画素列と前記第2の画素列のいずれかの画素列の信号を前記出力部から出力するとともに、他方の画素列の信号を前記出力部でリセットするステップを有することを特徴とする画像処理装置の処理方法が提供される。

[0021]

本発明のさらに他の観点によれば、一次元状に配列された複数の画素を有する第1の画素列と、前記第1の画素列に対して主走査方向に所定の幅ずらして配置された一次元状に配列された複数の画素を有する第2の画素列とを有する画像処理装置の処理方法であって、少なくとも3つのパルスによって、前記第1の画素列及び前記第2の画素列からの信号を転送するステップを有することを特徴とする画像処理装置の処理方法が提供される。

[0022]

本発明によれば、第1の画素列及び第2の画素列が所定の幅ずれて配置されて おり、第1の画素列又は第2の画素列のみを読み出すことができるので、奇数画 素列又は偶数画素列のみを読み出すことができる。これにより、高解像度時と低 解像度時の蓄積時間のバランスと低解像度時の高速読み取りとを両立させること ができる。

[0023]

【発明の実施の形態】

以下、本発明の実施形態を、実施例に沿って図面を参照しながら説明する。 (第1の実施例)

図1は、本発明の第1の実施例による画像読取装置(画像処理装置)内のCC Dの構成を示す。なお、画像読取装置の外観は図14と同じであり、構成は図1 5と同じである。図1は、光電変換素子(画素)列を1色あたり2列配置し、か

つ千鳥状に1/2画素(以下、1/2 Pという)ずつずらした千鳥画素配列カラーCCDの構成例であり、かつ第1の転送クロック10(φ1)、第2の転送クロック11(φ2)及び第3の転送クロック12(φ3)を有していることを特徴としている。また、図2はRGBのうちの1色におけるフォトダイオードとシフトレジスタ及び第1の転送クロック(φ1)、第2の転送クロック(φ2)及び第3の転送クロック(φ3)の関係を示した図である。シフトレジスタ数はフォトダイオード数より2倍以上からなり、第1の転送クロック(φ1)、第2の転送クロック(φ2)及び第3の転送クロック(φ3)を後述する駆動タイミングにて転送可能な構成となっている。

[0024]

図1において、R色の感光部は千鳥状に1/2 Pずつずれた画素列をnライン分の距離をおいて配置されたフォトダイオード5、フォトダイオード6によって構成され、それぞれの画素列の画像データはシフトパルスSH-r(7)によってシフトゲート5、シフトゲート6を通じてシフトレジスタ5、シフトレジスタ6に転送された画像データ6に転送される。シフトレジスタ5、シフトレジスタ6に転送された画像データは第1の転送クロック、第2の転送クロック、第3の転送クロックによって順次転送され、出力バッファに入力される時には、フォトダイオード5、フォトダイオード6の画像データを画素順で交互に順次転送されることになり、リセットパルスRS(5)ごとにCCD出力OS-r(2)から出力される。

[0025]

図2に示したようにG色、B色についても同様にCCD出力OS-g(3),OS-b(4)は第1の転送クロック、第2の転送クロック及び第3の転送クロックによって転送された画像データをリセットパルスRS(5)ごとに出力される。その結果、ある時間におけるCCD出力OS-r(2),OS-g(3),OS-b(4)はNライン分ずれた画像データが出力されることになる。

[0026]

図3に、前記CCDの駆動タイミング例を示す。同図は ϕ 1、 ϕ 2、 ϕ 3, R SのCCD駆動タイミングにおけるCCD出力OS-r, OS-g, OS-bを 示している。また、図4では、図3の波形にて転送クロック ϕ 1、 ϕ 2、 ϕ 3と

リセットパルスRSのタイミングに関するCCD内の動作を説明する。転送電極 を駆動するゅ1、ゅ2、ゅ3によって転送される画像データは、フローティング キャパシタに転送され、電圧信号に変換された結果が信号出力OSに出力される 。タイミングTa1時の奇数画素列シフトレジスタにおけるポテンシャルウェル では、転送される画像データS2n+1,S2n+3,・・・が順に転送される 。リセットパルスによってリセットゲートをONされた状態なので、フローティ ングキャパシタには画像データがない状態である。タイミングTa2時の奇数画 素列シフトレジスタにおけるポテンシャルウェルでは、フローティングキャパシ タに画像データS2n+1が転送され、タイミングTa3時はリセットパルスに よりリセットゲートがONし、フローティングキャパシタ内の画像データS2n +1がリセットされたときのポテンシャルウェル図を示す。奇数画素列及び偶数 画素列の各シフトレジスタから交互にフローティングキャパシタに画像データを 転送し、リセットパルスによって信号出力OSからデータを更新する構成となっ ている。つまり、本実施例のCCDであっても、図3の駆動タイミングに示した ように第2の転送クロック、第3の転送クロックを同位相とすることで、従来例 で説明した図19と同じCCD出力を得ることが可能であることを示している。

[0027]

しかし、この駆動方法では従来と同じようにCCDの1ラインあたりの最大読み取り速度はφ1、φ2の最大動作周波数とフォトダイオードの個数、あるいはデジタル処理上のDRAMのアクセス時間の影響で決定される蓄積時間は非常に長くなってしまい、S/Nの悪化(ダークノイズの悪化)をまねいたり、低解像度時の高速読み取り化の妨げになる。

[0028]

そこで、図5、図6に示す駆動タイミングによって、それぞれ奇数画素列、偶数画素列を線順次で読み出すことで、同じ1ライン時間でありながら蓄積時間を1/2にすることが可能となる。図5、図6では、φ1、φ2、φ3でのシフトレジスタ部の転送タイミングと同時にRSにてリセットすることで奇数列あるいは偶数列のみCCD出力として順次出力することを可能としている。そして、高解像度時には、奇数画素列からの線順次な信号と、偶数列からの線順次な信号と

を交互に読み出し、低解像度時には、奇数画素列からの線順次な信号又は、偶数 列からの線順次な信号のいずれかを読み出すようにする。

[0029]

図3で駆動した場合の1ラインの蓄積時間Tに相当するタイミング例を図7(a)に、図5、図6で駆動した場合の1ラインの蓄積時間T/2に相当するタイミング例を図7(b)に示す。奇数画素列と偶数画素列とを読み出すために必要な1ライン分の時間Tに差がないことが分かる。

[0030]

図8(a)、(b)には、図7(a)、(b)の駆動方法における画像読み取り領域を画素サイズに相当させた略図である。図7(a)で駆動させた場合の画像読み取り領域図を図8(a)に、図7(b)で駆動させた場合の画像読み取り領域図を図8(b)に示す。画像情報を欠落させることなく、画像情報を読み取れることが分かる。

[0031]

図9(a)、(b)に奇数列の画像データのみ読み出した場合の、タイミング 比較図例を示す。図9(a)は、図3で駆動した場合の1ラインの蓄積時間Tに 相当するタイミング例で、図9(b)は図6で駆動した場合の1ラインの蓄積時 間T/2に相当するタイミングとなっており、例えデジタル回路上のDRAMア クセス時間に制約があり、図9(a)と同じCCD出力タイミングが要求される 場合であっても、1/2の蓄積時間で読み取ることが可能となる。

[0032]

(第2の実施例)

図1、図2に示したCCDを用いた画像読取装置において、基本解像度の1/ 4以下で画像情報を読み取る場合に、さらに高速で読み取ることを可能とする手 段について説明する。

[0033]

図10に、基本解像度の1/4以下の解像度にして読み取り速度を高めるための駆動タイミング例を示す、同図は ϕ 1の転送速度を ϕ 2、 ϕ 3より2倍の転送速度にし、かつ偶数列の画像データを読み捨てるべくリセットパルスRSによっ

てリセットしているためCCD出力OS-r,OS-g,OS-bは奇数画素列中の隣接画素が加算された信号のみが順次出力されることを示している。例えば、画像データS2n+1及びS2n+3が加算される。

[0034]

図11、図12では、シフトレジスタ部で画素加算するための転送クロックφ 1、φ2、φ3とリセットパルスRSのタイミングに関するCCD内の動作を説 明する。タイミングTb1時における奇数画素列シフトレジスタにおけるポテン シャルウェルでは、まだシフトレジスタ部での画素加算が行なわれる以前の状態 の画像データS2n+1,S2n+3,・・・が確保されている。リセットパル スによってリセットゲートがONされた状態なので、フローティングキャパシタ には画像データがない状態である。タイミングTb2時の奇数画素列シフトレジ スタにおけるポテンシャルウェルではフローティングキャパシタに画像データS 2n+3, S2n+7, S2n+11が転送され、S2n+1, S2n+5, S2n+9は転送されていない。タイミングTb3時では、リセットパルスにより リセットゲートがONし、フローティングキャパシタ内の画像データがリセット されている。また、タイミングTb2で転送された画像データS2n+3,S2 n+7, S2n+11のみが転送され、それぞれS2n+1, S2n+5, S2n+9の画像データと加算される。タイミングTb4時、Tb5時では、それぞ れ加算された画像データがシフトレジスタ上でシフトされる。タイミングTb6 時では、リセットパルスによりリセットゲートがONし、フローティングキャパ ゛シタ内の画像データがリセットされ、かつそれぞれ加算された画像データがシフ トレジスタ上でシフトされる。タイミングTb7時、Tb8時では、それぞれ加 算された画像データがシフトレジスタ上でシフトされ、タイミングTb2時と同 一のタイミングとなり、以降順次画素加算された信号が転送可能となる。

[0035]

ここで、図10で示したように、φ1の転送速度を速めつつ、リセットパルス RSのタイミングによって、画素加算された信号を奇数画素列(あるいは偶数画 素列)のみ読み出すことが出来る。

[0036]

図13(a)、(b)に画素加算された奇数画素列の画像データのみ読み出した場合の、タイミング比較例を示す。図13(a)は図3で駆動した場合の1ラインの蓄積時間Tに相当するタイミング例で、図13(b)は図10で駆動した場合の1ラインの蓄積時間T/4に相当するタイミングとなっており、例えデジタル回路上のDRAMアクセス時間に制約があり、図13(a)と同じCCD出力タイミングが要求される場合であっても、1/2の蓄積時間で読み取ることが可能となる。

[0037]

本実施例によれば、千鳥状に1/2 Pずつずらした千鳥画素配列カラーCCDにおいて、フォトダイオード素子数より2倍以上のシフトレジスタ数を設け、かつ転送クロックφ1、φ2以外にφ3なる転送クロックを設け、各転送クロックにてシフトレジスタ部のポテンシャルレベルを制御可能とする駆動制御手段と、低解像度時には奇数画素列あるいは偶数画素列のみ読み出すためのリセットパルスRSによるリセット手段と、かつ各画素列内にて見かけ状CCD画素数を1/2にするためシフトレジスタ部で隣接画素加算可能なCCD転送を行なう転送手段とを有する。

[0038]

この際、奇数画素列あるいは偶数画素列のみ読み出すようにリセットパルスR Sにて画像データをリセットしながら読みだす。また、低解像度時にシフトレジスタ部で画素加算して読み出しS/Nを劣化させることなく蓄積時間を短くする

[0039]

本実施例の千鳥画素配列のCCDを使用した画像読取装置の構成及び駆動方法では、千鳥画素配列においても奇数画素列あるいは偶数画素列のみを読み出すことが出来、かつシフトレジスタ部での画素加算を可能としたことにより、CCDの基本解像度(高解像度)時に従来手段の1/2の蓄積時間で読み取ることが可能となり、かつ、基本解像度の1/2解像度読み取り時には前記基本解像度時と同じ蓄積時間で読み出すことが可能となるため、前記基本解像度時の1/4の読み取り時間で同一原稿を読み取ることが可能となる。さらに基本解像度の1/4

解像度読み取り時には、前記基本解像度時の1/2の蓄積時間でS/Nを悪化させることなく、前記基本解像度時の1/16の読み取り時間で同一原稿を読み取ることが可能となるため、高解像度時と低解像度時の蓄積時間のバランスと低解像度時の高速読み取りとを両立させることが可能となる。

[0040]

なお、上記実施例は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

[0041]

【発明の効果】

以上説明したように本発明によれば、第1の画素列及び第2の画素列が所定の幅ずれて配置されており、第1の画素列又は第2の画素列のみを読み出すことができるので、奇数画素列又は偶数画素列のみを読み出すことができる。これにより、高解像度時と低解像度時の蓄積時間のバランスと低解像度時の高速読み取りとを両立させることができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施例及び第2の実施例を説明するためのCCD内部の構造図である。

【図2】

図1のCCD内部のフォトダイオード部とシフトレジスタ部の配線図である。

【図3】

図1のCCD駆動のためのタイミング説明図である。

【図4】

図3のCCD駆動タイミングにおけるCCD内部の動作説明図である。

【図5】

第1の実施例を説明するための奇数画素列のみ読み出すためのCCD駆動タイミング図である。

【図6】

第1の実施例を説明するための偶数画素列のみ読み出すためのCCD駆動タイニミング図である。

【図7】

第1の実施例を説明するための基本解像度時におけるCCD駆動タイミング図である。

【図8】

第1の実施例を説明するための基本解像度時における読み取り画像領域比較図である。

【図9】

第1の実施例を説明するための基本解像度時の1/2時におけるCCD駆動タイミング図である。

【図10】

本発明の第2の実施例を説明するための基本解像度時の1/4時におけるCC D駆動タイミング図である。

【図11】

第2の実施例を説明するためのタイミングチャートである。

【図12】

図11のタイミングチャートに関わるCCD内部の動作説明図である。

【図13】

第2の実施例を説明するための基本解像度の1/4時におけるCCD駆動タイミング図である。

【図14】

画像読取装置の概略図である。

【図15】

画像読取装置を制御するための回路ブロック図である。

【図16】

従来例を説明するためのCCD内部の構造図である。

【図17】

図16のCCD内部のフォトダイオード部とシフトレジスタ部の配線図である

【図18】

従来例を説明するためのCCD内部の画素列の一例を説明するための図である

【図19】

従来例を説明するためのCCD駆動タイミング図である。

【図20】

従来のCCD駆動タイミングにおけるCCD内部の動作説明図である。

【図21】

従来例を説明するための基本解像度の1/2時におけるCCD駆動タイミング 図である。


【符号の説明】

- 1 電源OD
- 2 出力OS-r
- 3 出力OS-g
- 4 出力OS-b
- 5 リセットクロックRS
- 6 グランドSS
- 7 シフトパルスSH-r
- 8 シフトパルスSH-g
- 9 シフトパルスSH-b
- 10 第1の転送クロックφ1
- 11 第2の転送クロックφ2
- 12 第3の転送クロックφ3
- 100 原稿台ガラス
- 101 光源
- 102~104 ミラー
- 105 レンズ

- 106 CCD
- 107 読み取りユニット
- 108 白色基準板
- 109 外装カバー
- 110 原稿抑え
- 111 ケーブル
- 112 メインボード
- 113 CCDボード
- 201 アナログゲイン調整回路
- 202 A/Dコンバータ
- 204 シェーディングRAM
- 205 画像データ処理制御回路
- 206 2値化回路
- 207 インターフェース回路
- 208 CPU
- 209 タイミング信号発生回路
- 210 水晶発振器


【書類名】 図面

【図1】




```
1: 電源(OD) 6: GND(SS)
2: 出力(OS-r) 7: シフトバルス SH-r)
3: 出力(OS-g) 8: シフトバルス SH-g)
4: 出力(OS-b) 9: シフトバルス SH-b)
5: リセットクロック(RS) 10: 転送クロック1(φ 1)
11: 転送クロック2(φ 2)
12: 転送クロック3(φ 3)
```


【図2】




【図3】




【図4】




【図5】




【図6】



【図7】





(a)




(b)

【図8】






【図9】




(a)




(b)


【図10】




【図11】




【図12】




【図13】




(a)




【図14】






(b)側面図

【図15】



【図16】




1: 電源(OD) 6: GND(SS) 2: 出力(OS-r) 7: シフトパルス

2: 出力(OS-r) 7: シフトパルス(SH-r) 3: 出力(OS-g) 8: シフトパルス(SH-g)


4: 出力 (OS-b) 9: シフトパルス (SH-b)


5: リセットクロック (RS) 10: 転送クロック1(¢ 1) 11: 転送クロック2(¢ 2)

【図17】




【図18】







【図19】



【図20】



【図21】



【書類名】

要約書

【要約】

【課題】 高解像度時と低解像度時の蓄積時間のバランスと低解像度時の高速読 み取りとを両立させることができる画像処理装置を提供することを課題とする。

【解決手段】 本発明の画像処理装置は、一次元状に配列された複数の画素を有する第1の画素列と、第1の画素列に対して主走査方向に所定の幅ずらして配置された一次元状に配列された複数の画素を有する第2の画素列とを含み、第1の画素列からの信号と第2の画素列からの信号を同一の出力部より出力する撮像手段と、第2の画素列からの信号を読み出して出力部から連続的に出力する第1のモードと、第1の画素列からの信号を読み出して出力部から連続的に出力する第2のモードとを有する駆動手段とを有する。

【選択図】

図 1

出願人履歴情報

識別番号

[000001007]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都大田区下丸子3丁目30番2号

氏 名 キヤノン株式会社